3DICCompiler协同设计与阐发解决方案联合新思科技IP，加快英特尔代工EMIB技能的异构集成
新思科技人工智能（AI）驱动型多裸晶芯片（Multi-die）设计参考流程已经扩大至英特尔代工（Intel Foundry）的EMIB进步前辈封装技能，可晋升异构集成的成果质量；
新思科技3DICCompiler是一个从摸索到签核的同一平台，可撑持采用英特尔代工EMIB封装技能的多裸晶芯片协同设计；
新思科技用在多裸晶芯片设计的IP撑持高效的芯片到芯片（die-to-die）毗连及高内存带宽要求。
2024年7月9日 –新思科技（Synopsys, Inc.）近日公布推出头具名向英特尔代工EMIB进QM球盟会·(中国),球盟会-步前辈封装技能的可量产多裸晶芯片设计参考流程，该流程采用了Synopsys.ai? EDA周全解决方案及新思科技IP。该颠末优化的参考流程提供了一个同一的协同设计与阐发解决方案，经由过程新思科技3DICCompiler加快从芯片到体系的各个阶段的多裸晶芯片设计的摸索及开发。此外，新思科技3DSO.ai与新思科技3DICCompiler原生集成，实现了旌旗灯号、电源及热完备性的优化，极年夜水平地提高了出产力并优化体系机能。
新思科技EDA事业部战略与产物治理副总裁Sanjay Bali暗示：“跟着带宽需求飙升至全新高度，很多公司正于加快转向多裸晶芯片设计，以提高其人工智能（AI）及高机能计较（HPC）运用的处置惩罚能力及机能。咱们与英特尔代工持久深切互助，面向其EMIB封装技能打造可量产的AI驱动型多裸晶芯片设计参考流程，为咱们的配合客户提供了周全的解决方案，助力他们乐成开发十亿至万亿级晶体管的多裸晶芯片体系。”
英特尔代工副总裁兼生态体系技能办公室总司理Suk Lee暗示：“应答多裸晶芯片架构于设计及封装上的繁杂性，需要采用一种周全总体的要领来解决散热、旌旗灯号完备性及互连方面的挑战。英特尔代工的制造与进步前辈封装技能，联合新思科技经认证的多裸晶芯片设计参考流程及可托IP，为开发者提供了一个周全且可扩大的解决方案，使他们可以或许使用英特尔代工EMIB封装技能来快速实现异构集成。”
面向多裸晶芯片设计的AI驱动型EDA参考流程及IP
新思科技为快速异构集成提供了一个周全且可扩大的多裸晶芯片体系解决方案。该从芯片到体系的周全解决方案可实现初期架构摸索、快速软件开发及体系验证、高效的芯片及封装协同设计、稳健的芯片到芯片毗连，以和更高的制造及靠得住性。新思科技3DICCompiler是该多裸晶芯片体系解决方案的要害构成部门，它与Ansys?RedHawk-SC Electrothermal?多物理场技能相联合，解决了2.5D/3D多裸晶芯片设计中要害的供电及散热的签核问题，已经经被多位全世界领先科技客户采用。此外，该解决方案还有可经由过程针对于2.5D及3D多裸晶芯片设计的自立AI驱动型优化引擎新思科技3DSO.ai，迅速地年夜幅晋升体系机能及结果质量。
今朝，新思科技正于面向英特尔代工工艺技能开发IP，提供构建多裸晶芯片封装所需的互连，降低集成：Σ⒓铀俨锷鲜惺奔。相较在传统的手动流程，新思科技IP及新思科技3DIC Compiler相联合可以提供主动布线、中介层研究及旌旗灯号完备性阐发，从而削减事情量高达30%，并晋升结果质量15%（以裕度权衡）。
上市时间及更多资源该参考流程现已经上市，可经由过程英特尔代工或者新思科技获取。
欲进一步相识新思科技多裸晶芯片体系解决方案，请拜候：https://www.synopsys.com/multi-die-system.html。
欲进一步相识新思科技IP，请拜候：https://www.synopsys.com/designware-ip.html。
新思科技及英特尔代工针对于Intel 18A工艺的互助通知布告：https://cn.news.synopsys.com/2024-03-04-Synopsys-and-Intel-deepen-cooperation-to-accelerate-advanced-chip-design-using-Synopsys-IP-and-Intel-18A-process-certified-EDA-process。
-QM球盟会·(中国),球盟会-
项目经理微信
移动版官网
