文章来历：纳米人
研究配景
科学、医学及工程范畴的前进依靠在成像范畴的冲破，尤其是从集成电路或者哺乳动物年夜脑等功效体系获取多标准三维信息。实现这一方针凡是需要联合基在电子及光子的要领。电子显微镜经由过程对于外貌层的持续粉碎性成像提供纳米级分辩率，而叠层X射线计较机断层扫描则提供非粉碎性成像，近来已经于小体积内实现了低至7纳米的分辩率。
要害问题
然而，多标准三维信息的获取重要存于如下问题：
一、今朝的成像手腕均存于较年夜的局限性
SEM仅探测样品外貌，而且对于外貌充电很敏感，而TEM仅对于薄切片有用。对于在3D成像，要降服电子穿透力差的问题，TXM实现高分辩率需要纳米级的硬件不变性及高数值孔径透镜。此外，很多样品类型因为与X射线的彼此作用较弱，是以险些没有接收对于比度。
二、TXM相位成像增长了试验的繁杂性且降低了分辩率
相位成像技能可以降服接收对于比度差的问题，但利用TXM举行相位成像需要分外的硬件，这增长了试验的繁杂性，降低了分辩率并降低了光网络效率，10 nm如下的TXM成像可能仅限在具备精彩抗辐射性的样本。
新思绪
有鉴在此，瑞士维利根保罗谢勒研究所Tomas Aidukas、Mirko Holler等人实现了突发叠层扫描，它降服了试验不不变性并实现了更高的机能，分辩率为4纳米，收罗速率提高了170倍，即每一秒14,000个分辩率元素。另外一项要害立异是断层扫描反向流传重修，可以或许对于比传统景深年夜十倍的样本举行成像。经由过程联合这两项立异，作者乐成成像了开始进的（七纳米节点）商用集成电路，该集成电路具备由低密度及高密度质料（如硅及金属）制成的纳米布局，于选定的 X 射线波长下具备优良的辐射不变性及对于比度。这些功效使患上可以或许具体研究芯片的设计及制造，直至单个晶体管的程度。下一代X射线源的纳米分辩率及更高的X射线通量相联合将对于从电子到电化学及神经科学等范畴孕育发生革命性影响。
技能方案：
一、将突发叠层扫描技能运用于X射线成像
为晋升X射线成像，作者采用高精度扫描、进步前辈算法及高效数据收罗。突发叠层扫描技能经由过程多帧低暴光提高不变性，联合迭代算法实现高精度校订。
二、先容了成像事情流程
作者选择AMD Ryzen 5 5600G处置惩罚器，经由过程PXCT仪器及突发叠层扫描技能，有用校射线束不不变性，提高成像信噪比，实现高分辩率断层图重修。
三、比力了X射线成像与电子显微镜
PXCT技能与SEM及BF-STEM图象比力验证了重修质量，展现了FinFET晶体管的具体布局及组件。
四、阐发了FinFET晶体管的布局
集成电路底层FinFET晶体管的3D断层图展现了要害组件及设计法则，FSC及边沿相应阐发验证了4.2纳米的分辩率。
五、使用PXCT技能实现了集成电路身分的定量表征
集成电路由金属互连线及低k介电质料构成，PXCT技能可区别差别质料。铜互连密度低，低k质料密度更低。晶体管层身分繁杂，定量阐发受部门体积效应影响。
技能上风：
一、初次将突发叠层扫描技能运用于X射线显微镜中
作者使用加强的仪器及数据网络、重修算法，对于直径为5 μm的集成电路举行成像，具备4.2 nm的3D分辩率。利用6.2 keV X射线到达如许的分辩率会致使景深比5 μm样品直径小0倍，这可以经由过程反向流传断层扫描重修要领获得减缓，这是该要领于X射线显微镜中的初次运用。
二、实现了5倍小的分辩率并将数据收罗率提高了2个数目级
因为本文提出的立异，作者实现了五倍小的分辩率体素体积，数据收罗率提高了两个数目级，到达每一秒14,000个3D分辩率元素。
技能细节
突发叠影
为提高成像机能，需采用高精度扫描、进步前辈瞄准重修算法、剂量高效数据收罗等技能。X射线成像靠近纳米级时，引入四维扫描透射电子显微镜及高速扫描技能，经由过程后处置惩罚减缓成像不不变性。突发叠层扫描技QM球盟会·(中国),球盟会-能经由过程网络多个低暴光帧来降服试验不不变性，并经由过程专门的重修管道辨认及分组相似帧，提高成像质量。最新要领联合迭代分层聚类算法，实现时间颠簸丈量及亚像素级扫描不不变性校订。
图 试验不不变性和突发数据收罗的申明
事情流程
AMD Ryzen 5 5600G处置惩罚器采用TSMC 7纳米FinFET技能制造，经由过程瑞士光源的PXCT仪器举行高精度成像。该技能使用突发叠层扫描，网络23个帧以校订X射线束不不变性，有用节制光束运动幅度于±25纳米内。后处置惩罚历程中，经由过程改良的位置相似性辨认及乞降匹配技能，显著提高了每一个突发帧的信噪比，削减了30%~40%的衍射图案处置惩罚量。终极，经由过程反向流传重修算法，天生高分辩率的断层图，实现了十倍景深的增长。
图 突发叠层扫描数据重修事情流程
X射线成像与电子显微镜的比力
AMD处置惩罚器的3D断层图经由过程PXCT技能得到，每一个体素包罗X射线接收及相位对于比度的定量数据。只管接收对于比度较低，但相位投影用在可视化。重修质量经由过程与SEM及BF-STEM图象的比力获得验证。BF-STEM图象显示50-100纳米厚度的体积，而PXCT重修为4.2纳米薄片。经由过程定性比力，辨认了FinFET晶体管的差别组件，如U形栅极及触点。PXCT可以或许解析细节，如栅极轮廓，只管其分辩率低在BF-STEM。两种技能显示了晶体管层布局的显著差异，这可能归因在差别的样品体积、厚度及对于比机制。PXCT提供了定量电子密度值，而BF-STEM图象对于比度受多种因素影响。只管存于差异，PXCT图象中不雅察到的特性增长了其可托度。
图 X射线成像与电子显微镜得到的晶体管图象比力
FinFET晶体管的布局阐发
集成电路底层包罗反复的单位电路，作者展示了要害FinFET组件，包括鳍片、源极及漏极触点，以和与栅极订交的垂直布局。横截面阐发显示，U形栅极及触点的间距切合7纳米节点FinFET晶体管的设计法则，栅极质料间距约为17纳米，与设计参数一致。重修横截面展现了30纳米的低密度布局，与鳍间距预期相符。只管PXCT图象撑持高分辩率主意，但彻底解析鳍布局需更高分辩率。FSC阐发确定重修图象分辩率受4.2纳米体素巨细限定，而25-75边沿相应尺度验证了半节距分辩率约为4.2纳米。
图 FinFET晶体管层的布局阐发
定量身分表征
集成电路由差别质料组成的繁杂收集构成，包括金属互连线及介电质料。跟着尺寸缩。チ呒涞拇偶暗绾啥鸭：υ龀ぁＮ岣呋埽扯氧化硅电介质被低k质料代替，经由过程掺杂降低介电极化率。PXCT技能按照电子密度区别差别k值的电介质，此中铜互连的电子密度为2.05 e ?-3，而低k质料密度低在SiO2。能量色散X射线光谱阐发确认了介电质料及铜互连的存于。PXCT可以或许区别互连、晶体管与周围电介质，但晶体管层的身分繁杂，部门体积效应致使定量阐发不成靠。重修的集成电路体积显示了差别密度质料的子收集，上层利用较高k电介质，基层利用较低k电介质绝缘更慎密的导体。
图 集成电路的定量身分表征
瞻望
总之，只管辐射毁伤、景深限定及试验光束不不变等挑战的存于，突发叠层扫描技能仍使咱们可以或许重修特性尺寸小至4.2 nm的集成电路体积。作者提出的断层扫描及叠层扫描算法有望于同步加快器、自由电子激光器及小型试验室X射线源等不太抱负的成像前提下促成进一步的高分辩率试验。
参考文献：
Aidukas, T., Phillips, N.W., Diaz, A.et al.High-performance 4-nm-resolution X-ray tomography using burst ptychography.Nature632, 81–88 (2024).
https://doi.org/10.1038/s41586-024-07615-6
【近期集会】
10月30-31日，由宽禁带半导体国度工程研究中央主理的“化合物半导体进步前辈技能和运用年夜会”将初次与各人于江苏·常州相见，邀您齐聚常州新城希尔顿旅店，解耦财产链市场结构！https://w.lwc.cn/s/uueAru
11月28-29日，“第二届半导体进步前辈封测财产技能立异年夜会”将再次与列位相见在厦门，承袭“延续去年，立异本年”的思惟，仍将由云天半导体与厦门年夜学结合主理，雅时国际商讯承办，邀您齐聚厦门·海沧融信华邑旅店共探行业成长！诚邀您报名参会：https://w.lwc.cn/s/n6FFne
-QM球盟会·(中国),球盟会-
项目经理微信
移动版官网
